博客
关于我
FPGA的学习:6分频的实现
阅读量:810 次
发布时间:2019-03-26

本文共 371 字,大约阅读时间需要 1 分钟。

画出系统框图和时序图后,接下来需要编写仿真文件以验证模块功能实现。

系统时钟设置为50MHz,仿真时脉冲宽度为10ns,周期为20ns。全局复位信号rst_n初始化为低电平20ns后重置为高电平,模拟系统正常接入状态。

模块divider_six接收sys_clk和sys_rst_n信号,输出clk_out信号。系统时钟sys_clk每10ns翻转一次,总周期为20ns,频率为50MHz。

计数器cnt作为3位寄存器,初始化为0,按sys_clk或rst_n翻转。若rst_n为低电平时,cnt清零;否则,若cnt为5达到最大值则清零,否则cnt加1。

clk_flag输出6分频的脉冲信号。基于cnt值,clk_flag在cnt为4时输出高电平,其他时低电平。

验证模块divider_six实现的功能,包括计数器循环和6分频信号输出。

转载地址:http://fpmyk.baihongyu.com/

你可能感兴趣的文章
MQTT 持久会话与 Clean Session 详解
查看>>
MQTT工作笔记0007---剩余长度
查看>>
MQTT工作笔记0009---订阅主题和订阅确认
查看>>
Mqtt搭建代理服务器进行通信-浅析
查看>>
MS Edge浏览器“STATUS_INVALID_IMAGE_HASH“兼容性问题
查看>>
ms sql server 2008 sp2更新异常
查看>>
MS UC 2013-0-Prepare Tool
查看>>
MSBuild 教程(2)
查看>>
msbuild发布web应用程序
查看>>
MSB与LSB
查看>>
MSCRM调用外部JS文件
查看>>
MSCRM调用外部JS文件
查看>>
MSEdgeDriver (Chromium) 不适用于版本 >= 79.0.313 (Canary)
查看>>
MsEdgeTTS开源项目使用教程
查看>>
msf
查看>>
MSSQL数据库查询优化(一)
查看>>
MSSQL数据库迁移到Oracle(二)
查看>>
MSSQL日期格式转换函数(使用CONVERT)
查看>>
MSTP多生成树协议(第二课)
查看>>
MSTP是什么?有哪些专有名词?
查看>>